VSCATTERPF0QPSmnemonicVSCATTERPF0QPS 的 AVX512/AVX512 PF 编码。
VSCATTERPF0QPS：x86 move向量指令
VSCATTERPF0QPS 属于 AVX512/AVX512 PF 的 move 类 SIMD 指令。传统、VEX 与 EVEX 形式如共享该助记符，会集中列在本页。
- 操作码
- Intel SDM · 见各编码形式
- 指令集
- AVX512PF
- 英文全称
- VSCATTERPF0QPS
- 参考资料
- Intel SDM ↗
- 页码
01
VSCATTERPF0QPS02vm64zvm64zdestinationIntel 官方资料列出的一个操作数形式；全部形式见下表。
元素数量向量宽度 ÷ 元素宽度
zmm1
[511:0]vs2[15]1632 bits
vs2[14]1532 bits
vs2[13]1432 bits
vs2[12]1332 bits
vs2[11]1232 bits
vs2[10]1132 bits
vs2[9]1032 bits
vs2[8]932 bits
vs2[7]832 bits
vs2[6]732 bits
vs2[5]632 bits
vs2[4]532 bits
vs2[3]432 bits
vs2[2]332 bits
vs2[1]232 bits
vs2[0]132 bits
zmm0
[511:0]vd[15]16move
vd[14]15move
vd[13]14move
vd[12]13move
vd[11]12move
vd[10]11move
vd[9]10move
vd[8]9move
vd[7]8move
vd[6]7move
vd[5]6move
vd[4]5move
vd[3]4move
vd[2]3move
vd[1]2move
vd[0]1move
指令形式
| 语法 | 说明 |
|---|---|
VSCATTERPF0QPS vm64z | Intel 官方操作数形式 |
VSCATTERPF0QPS vm64z {k} | Intel 官方操作数形式 |
操作语义
操作数按 Intel SDM 中该编码规定的 packed 元素或低位标量解释。元素 0 位于向量寄存器最低有效位；128 位 lane 内行为与跨 lane 行为以具体形式为准。
注意点
修改的寄存器
显式目标寄存器或内存被写入，来源保持不变。传统双操作数形式可能覆盖第一来源；VEX/EVEX 非破坏性形式使用独立目标，并按编码规则清零有效宽度以上的目标位。EVEX 写掩码支持合并与 {z} 清零。
内存对齐
普通算术和转换内存来源通常没有额外自然对齐要求；名称为 aligned move 的形式以及部分非临时存储必须按 16、32 或 64 字节操作数宽度对齐。地址始终必须可访问完整操作数。
标志位与异常
浮点运算可能依据 MXCSR、舍入控制和 SAE 累积浮点异常。 只有 Intel SDM 明确规定的比较、测试或字符串形式修改 EFLAGS/RFLAGS；其他形式不修改整数标志。
示例形式
asm
vscatterpf0qps vm64z